Die Inhalte dieser Webseite enthalten Affiliate-Links, für die wir möglicherweise eine Vergütung erhalten.
  • Bild 1
  • Bild 2

John P. Hayes (u. a.) | Hierarchical Modeling for VLSI Circuit Testing | Buch

Ø 0.0
0 Bewertungen
95,95 €

Titel: Hierarchical Modeling for VLSI Circuit Testing | Medium: Taschenbuch | Autor: John P. Hayes (u. a.) | Einband: Kartoniert / Broschiert | Inhalt: xii / 160 S. | Auflage: Softcover reprint of the original 1st edition 1990 | Sprache: Englisch | Seiten: 176 | Maße: 235 x 155 x 10 mm | Erschienen: 26.09.2011 | Anbieter: Faboplay.

Jetzt bei Ebay:

Zum Angebot *
  • Buchtitel:
    Hierarchical Modeling for VLSI Circuit Testing
  • Autor:
    John P. Hayes
  • Sprache:
    Englisch
  • Erscheinungsjahr:
    2011
  • Anzahl der Seiten:
    176
  • Marke:
    Springer US, Springer New York, Springer US, New York, N.Y.
  • Hersteller:
    Springer US, Springer New York, Springer US, New York, N.Y.
  • Verlag:
    Springer US, Springer New York, Springer US, New York, N.Y.
  • Format:
    Taschenbuch
  • Genre:
    Importe
  • Ausgabe:
    Softcover reprint of the original 1st edition 1990
  • Schlagworte:
    Anwendungs-Software, Elektrotechnik, Informatik, EDV, Computer-Ai
  • Herstellungsland und -region:
    Deutschland
  • ISBN:
    1461288193
  • Standardversand:
    DHL Paket 2,95 EUR - Lieferung zwischen 14. May 2025 und 16. May 2025 (bei heutigem Zahlungseingang)
  • Versand nach:
    Deutschland
  • Versand ausgeschlossen:
    Afrika , Asien , Mittelamerika und Karibik , Dänemark , Schweiz , Vatikan , Moldawien , Republik Kroatien , Portugal , Malta , ... und weitere

Ähnliche Artikel

Produktbild - Michael Nicolaidis (u. a.) | On-Line Testing for VLSI | Buch | Englisch (1998)

Michael Nicolaidis (u. a.) | On-Line Testing for VLSI | Buch | Englisch (1998)

95,95 €
Zum Angebot
Produktbild - John P. Hayes (u. a.) | Layout Minimization of CMOS Cells | Buch | Englisch

John P. Hayes (u. a.) | Layout Minimization of CMOS Cells | Buch | Englisch

95,95 €
Zum Angebot
Produktbild - Bashir M. Al-Hashimi (u. a.) | Power-Constrained Testing of VLSI Circuits | Buch

Bashir M. Al-Hashimi (u. a.) | Power-Constrained Testing of VLSI Circuits | Buch

95,95 €
Zum Angebot
Produktbild - Richard X. Gu (u. a.) | High-Performance Digital VLSI Circuit Design | Buch

Richard X. Gu (u. a.) | High-Performance Digital VLSI Circuit Design | Buch

95,95 €
Zum Angebot
Produktbild - Kwang-Ting Cheng (u. a.) | Delay Fault Testing for VLSI Circuits | Buch (1998)

Kwang-Ting Cheng (u. a.) | Delay Fault Testing for VLSI Circuits | Buch (1998)

141,95 €
Zum Angebot
Produktbild - Circuit Design for CMOS VLSI, Uyemura, John P.

Circuit Design for CMOS VLSI, Uyemura, John P.

38,90 €
Zum Angebot
Produktbild - Simulink Library Development and Implementation for VLSI Testing Singh (u. a.)

Simulink Library Development and Implementation for VLSI Testing Singh (u. a.)

45,90 €
Zum Angebot
Produktbild - Q. J. Zhang (u. a.) | Modeling and Simulation of High Speed VLSI Interconnects

Q. J. Zhang (u. a.) | Modeling and Simulation of High Speed VLSI Interconnects

95,95 €
Zum Angebot
Produktbild - Mohammed Ismail (u. a.) | Statistical Modeling for Computer-Aided Design of...

Mohammed Ismail (u. a.) | Statistical Modeling for Computer-Aided Design of...

95,95 €
Zum Angebot
Produktbild - Richard X. Gu (u. a.) | High-Performance Digital VLSI Circuit Design | Buch

Richard X. Gu (u. a.) | High-Performance Digital VLSI Circuit Design | Buch

95,95 €
Zum Angebot
Produktbild - Arpita Dutta | Thermal Aware Testing Techniques for Digital VLSI Circuits | Buch

Arpita Dutta | Thermal Aware Testing Techniques for Digital VLSI Circuits | Buch

46,95 €
Zum Angebot
Produktbild - Qiang Xu (u. a.) | Trace-Based Post-Silicon Validation for VLSI Circuits | Buch

Qiang Xu (u. a.) | Trace-Based Post-Silicon Validation for VLSI Circuits | Buch

95,95 €
Zum Angebot
Produktbild - Thermal Aware Testing Techniques for Digital VLSI Circuits Arpita Dutta Buch

Thermal Aware Testing Techniques for Digital VLSI Circuits Arpita Dutta Buch

49,90 €
Zum Angebot
Produktbild - Essentials of Electronic Testing for Digital, Memory and Mixed-Signal VLSI...

Essentials of Electronic Testing for Digital, Memory and Mixed-Signal VLSI...

124,95 €
Zum Angebot
Produktbild - Charles F. Hawkins (u. a.) | IDDQ Testing of VLSI Circuits | Taschenbuch (2012)

Charles F. Hawkins (u. a.) | IDDQ Testing of VLSI Circuits | Taschenbuch (2012)

95,95 €
Zum Angebot
Produktbild - Rajeevan Chandel (u. a.) | Nanoscale VLSI | Buch | Englisch (2020) | xiii

Rajeevan Chandel (u. a.) | Nanoscale VLSI | Buch | Englisch (2020) | xiii

141,95 €
Zum Angebot
Produktbild - Sasan Iman (u. a.) | Logic Synthesis for Low Power VLSI Designs | Buch (1997)

Sasan Iman (u. a.) | Logic Synthesis for Low Power VLSI Designs | Buch (1997)

141,95 €
Zum Angebot
Produktbild - Digital Integrated Circuit Design: From VLSI Buch Cambridge University Press

Digital Integrated Circuit Design: From VLSI Buch Cambridge University Press

84,70 €
Zum Angebot
Produktbild - Subhadip Kundu (u. a.) | Strategies to Reduce Power during VLSI Circuit Testing

Subhadip Kundu (u. a.) | Strategies to Reduce Power during VLSI Circuit Testing

42,95 €
Zum Angebot
Produktbild - Microfluidic Very Large Scale Integration (VLSI) Paul Pop (u. a.) Taschenbuch xv

Microfluidic Very Large Scale Integration (VLSI) Paul Pop (u. a.) Taschenbuch xv

97,90 €
Zum Angebot
* Affiliate-Link zur Verkaufsplattform Ebay