Logikdesign und Verifizierung mit Systemverilog (überarbeitet) von Donald Thomas
Ø 0.0
0 Bewertungen
87,30 €
It is directed at: -students currently in an introductory logic design course that also teaches SystemVerilog, -designers who want to update their skills from Verilog or VHDL, and -students in VLSI design and advanced logic design courses that include verification as well as design topics.
Jetzt bei Ebay:
-
EAN:9781523364022
-
UPC:9781523364022
-
ISBN:9781523364022
-
Format:Paperback, 336 pages
-
Recommended Age Range:0-12 months
-
Author:Donald Thomas
-
Book Title:Logic Design and Verification Using Systemverilog
-
Item Height:1.8 cm
-
Item Length:24.6 cm
-
Item Weight:0.47 kg
-
Item Width:18.9 cm
-
Language:Eng
-
Publisher:Createspace Independent Publishing Platform
-
Economy Shipping from outside:eBay SpeedPAK Economy 17,88 EUR - Lieferung zwischen 17. June 2025 und 30. June 2025 (bei heutigem Zahlungseingang)
-
Versand nach:Großbritannien, USA, Kanada, Irland, Australien, Deutschland, Frankreich, Italien, Neuseeland
-
Versand ausgeschlossen:Isle of Wight , Israel , Türkei , Algerien , Angola , Kongo, Demokratische Republik , Kongo, Republik , Ghana , Nigeria , Togo , ... und weitere