Implementao de USART usando Verilog com Cypress-II by Bathula Siva Kumar Reddy P
59,10 €
By Bathula Siva Kumar Reddy. Author Bathula Siva Kumar Reddy. Um recetor/transmissor assíncrono síncrono universal (USART) é um bloco de hardware de computador que traduz dados entre formas paralelas e em série.
Jetzt bei Ebay:
![Produktbild - Implementação de USART usando Verilog com Cypress-II [Portuguese] [Paperback]](https://i.ebayimg.com/thumbs/images/g/oxwAAeSwgTNoIdln/s-l140.jpg)
![Produktbild - Real World FPGA Design with Verilog [With CDROM] by Coffman, Ken](https://i.ebayimg.com/thumbs/images/g/vhQAAOSww3tY7Y32/s-l140.jpg)
![Produktbild - Infra-estrutura de TI e sua Gestão [Portuguese] by Reddy, Rajesh Kumar](https://i.ebayimg.com/thumbs/images/g/gc4AAeSwuQpoMYpG/s-l140.jpg)
