Design-for-Test and Test Optimization Techniques for TSV-based 3D Stacked ICs Kr
Ø 0.0
0 Bewertungen
109,99 €
Titel: Design-for-Test and Test Optimization Techniques for TSV-based 3D Stacked ICs, Einband: Taschenbuch, Autor: Krishnendu Chakrabarty, Verlag: Springer International Publishing, Springer International Publishing, Sprache: Englisch, Seiten: 264, Maße: 235x155x14 mm, Gewicht: 454 g, Verkäufer: buch-mimpf, Schlagworte: 3D Built-in Seft Test 3D IC Test 3D Integrated Circuit Design 3D Memory Test BIST for TSVs Through-Silicon Via.
Jetzt bei Ebay:
-
Verlag:Springer International Publishing, Springer International Publ...
-
Autor:Krishnendu Chakrabarty
-
Seiten:264
-
Gewicht:454
-
Einband:Taschenbuch
-
Format:235x155x14 mm
-
Sprache:Englisch
-
Marke:Springer International Publishing, Springer International Publ...
-
Fachbereich:Hardcover/Naturwissenschaften, Medizin, Informatik, Technik/Te...
-
Publikationstitel:Design-for-Test and Test Optimization Techniques for TSV-based...
-
Erscheinungsjahr:20160823
-
Produktart:Bücher
-
Buchtitel:Design-for-Test and Test Optimization Techniques for TSV-based...
-
Untertitel:Keine Angabe
-
Film-/Fernseh-Titel:Keine Angabe
-
Publikationsname:Design-for-Test and Test Optimization Techniques for TSV-based...
-
Musiktitel:Keine Angabe
-
Interpret:Keine Angabe
-
Schlagworte:3D Built-in Seft Test 3D IC Test 3D Integrated Circuit Desig...
-
ISBN:9783319345345
-
Standardversand:DHL Paket kostenlos - Lieferung zwischen 23. May 2025 und 27. May 2025 (bei heutigem Zahlungseingang)
-
Versand nach:Deutschland
-
Versand ausgeschlossen:Afrika , Asien , Mittelamerika und Karibik , Naher Osten , Nordamerika , Ozeanien , Südostasien , Südamerika , Albanien , Andorra , ... und weitere
